纳米CMOS电路和物理设计
纳米CMOS电路和物理设计
图书信息
书 名: 纳米CMOS电路和物理设计
作 者： （美）BAN P?WONGANURAG MITTAL YU CAOGREG STARR著 辛维平 等译
出版社： 机械工业出版社ISBN: 978-7-111-33083-7
出版日期： 201104
定价: ￥98.00
内容简介
本书将纳米工艺、器件可制造性、先进电路设计和相关物理实现等内容整合到一起，形成了一套先进的半导体技术，探讨了器件和工艺的新发展，提供了设计考虑，重点关注了技术与设计的相互影响，并且描述了可制造性设计和波动性的影响。重要的主题包括纳米CMOS工艺缩小问题及其对设计的影响；亚波长光刻；运行问题的物理与理论以及解决方案；可制造性设计和波动性。
本书适合集成电路设计者和该领域的专业人员阅读。
目录
原书序
原书前言
第1章纳米CMOS的缩小问题及内涵1
1?1纳米CMOS时代的设计方法1
1?2使得性能改善得到延续所必需的创新3
1?3sub?100nm缩小的挑战和亚波长光刻综述5
1?3?1后道工艺的挑战（金属化）5
1?3?2前道工艺的挑战（晶体管）10
1?4工艺控制和可靠性13
1?5光刻问题和掩膜数据爆炸14
1?6新型的电路和物理设计工程师15
1?7建模的挑战16
1?8变革设计方法的需要17
1?9总结19
参考文献19
第2章CMOS器件与工艺技术22
2?1前道工序的设备要求22
2?1?1技术背景22
2?1?2栅介质的缩小24
2?1?3应变工程28
2?1?4快速热处理技术30
2?2在CMOS尺寸缩小中与前道工序相关的器件问题36
2?2?1CMOS缩小的挑战36
2?2?2量子效应模型38
2?2?3多晶硅栅耗尽效应40
2?2?4金属栅电极42
2?2?5栅直接隧穿泄漏电流43
2?2?6寄生电容45
2?2?7需要关注的可靠性问题48
2?3后道工序互连线技术50
2?3?1互连缩放51
2?3?2铜互连技术52
2?3?3低k介质的挑战54
2?3?4未来的全局互连技术55
参考文献56
第3章亚波长光刻的理论与实践63
3?1引言与成像理论概述63
3?2对100nm节点的挑战65
3?2?1100nm节点的k因子65
3?2?2重要的工艺波动67
3?2?3低k成像对工艺敏感性的影响70
3?2?4低k成像和聚焦深度的影响71
3?2?5低k成像和曝光容限71
3?2?6低k成像及其对掩膜误差增强因子的影响72
3?2?7低k成像及其对像差的敏感性73
3?2?8低k成像以及CD变化与条宽的关系74
3?2?9低k成像和拐角处的圆角半径76
3?3分辨率增强技术：物理78
3?3?1专门的照明模式79
3?3?2光学邻近修正（OPC）80
3?3?3亚分辨率辅助图形86
3?3?4交替式相移掩膜88
3?4物理设计风格对RET和OPC复杂性的影响91
3?4?1特定照明条件92
3?4?2二维版图94
3?4?3交替式相移掩膜98
3?4?4掩膜版成本101
3?5发展前景：未来的光刻技术103
3?5?1发展之路：157nm光刻103
3?5?2进一步演化：浸没式光刻104
3?5?3巨大突破：EUV光刻106
3?5?4粒子束光刻107
3?5?5直写式电子束设备108
参考文献111
第4章混合信号电路设计115
4?1引言115
4?2设计考虑115
4?3器件建模116
4?4无源器件122
4?5设计方法学125
4?5?1工艺测试基准电路126
4?5?2薄氧器件设计126
4?5?3厚氧器件设计127
4?6低压技术129
4?6?1电流镜129
4?6?2输入级131
4?6?3输出级132
4?6?4带隙基准132
4?7设计过程133
4?8静电放电保护135
4?8?1针对多电源情况的考虑136
4?9噪声隔离137
4?9?1保护环结构137
4?9?2隔离的NMOS器件139
4?9?3外延材料与体硅139
4?10去耦140
4?11主电源线144
4?12集成问题144
4?12?1芯片四角区域的影响145
4?12?2邻近电路的影响145
4?13总结145
参考文献146
第5章静电放电保护设计149
5?1引言149
5?2ESD标准与模型149
5?3ESD保护设计150
5?3?1ESD保护方案150
5?3?2ESD保护器件开启的一致性152
5?3?3ESD注入与金属硅化物阻挡153
5?3?4ESD保护指导意见154
5?4针对高速I/O的低电容ESD保护设计154
5?4?1高速I/O或模拟引脚的ESD保护154
5?4?2小电容ESD保护设计156
5?4?3输入电容的计算159
5?4?4ESD鲁棒性160
5?4?5开启验证161
5?5混合电压I/O的ESD保护设计165
5?5?1混合电压I/O接口165
5?5?2混合电压I/O接口的ESD问题165
5?5?3混合电压I/O接口的ESD保护器件167
5?5?4混合电压I/O接口的ESD保护电路设计170
5?5?5ESD鲁棒性172
5?5?6开启验证173
5?6用于ESD保护的SCR器件174
5?6?1SCR器件的开启机制175
5?6?2基于SCR的CMOS片上ESD保护器件176
5?6?3SCR闩锁工程183
5?7总结185
参考文献186
第6章输入/输出设计193
6?1引言193
6?2I/O标准194
6?3信号传输195
6?3?1单端缓冲器195
6?3?2差分缓冲器196
6?4ESD保护199
6?5I/O开关噪声200
6?6匹配203
6?7阻抗匹配206
6?8前置放大206
6?9均衡化208
6?10总结209
参考文献210
第7章DRAM212
7?1引言212
7?2DRAM基础212
7?3电容的缩放215
7?4阵列晶体管的缩放217
7?5读出放大器的缩放220
7?6总结223
参考文献223
第8章片上互连的信号完整性问题225
8?1引言225
8?1?1互连的品质因数227
8?2互连参数提取228
8?2?1互连的等效电路表示229
8?2?2RC的提取232
8?2?3电感提取235
8?3信号完整性分析239
8?3?1互连驱动器模型239
8?3?2RC互连分析241
8?3?3RLC互连分析244
8?3?4考虑噪声耦合效应的时序分析247
8?4信号完整性设计技术249
8?4?1物理设计技术250
8?4?2电路技术254
8?5总结258
参考文献259
第9章超低功耗电路设计263
9?1引言263
9?2设计阶段的低功耗技术264
9?2?1系统级和结构级设计阶段的低功耗技术264
9?2?2电路级设计阶段的低功耗技术265
9?2?3设计阶段的存储器技术269
9?3运行阶段的低功耗技术274
9?3?1运行阶段的系统级和结构级低功耗技术274
9?3?2针对运行阶段的电路级低功耗技术277
9?3?3针对运行阶段的存储器低功耗技术279
9?4低功耗设计的技术革新283
9?4?1新颖的器件技术283
9?4?2组装技术革新284
9?5未来超低功耗设计的展望285
9?5?1亚阈区电路工作285
9?5?2容错设计286
9?5?3异步设计与同步设计286
9?5?4栅感应泄漏抑制方法286
参考文献287
第10章可制造性设计294
10?1引言294
10?2最优和亚最优版图对比295
10?3全局布线DFM300
10?4模拟电路的DFM301
10?5一些基本规则303
10?6总结304
参考文献304
第11章针对波动性的设计305
11?1波动性对未来设计的影响305
11?1?1电路设计中的参数波动305
11?1?2对电路性能的影响307
11?2减轻波动影响的策略309
11?2?1使偏斜最小化的时钟分布策略309
11?2?2针对波动性的SRAM技术312
11?2?3应对波动性的模拟电路策略321
11?2?4应对波动的数字电路策略329
11?3纳米CMOS工艺角建模方法335
11?3?1统计模型的需求335
11?3?2统计模型的使用336
11?4BSIM4模型的新特点340
11?4?1halo/packet注入340
11?4?2栅感应漏极泄漏和栅直接隧穿341
11?4?3建模的挑战342
11?4?4与建模相关的问题343
11?4?5模型总结343
11?5总结343
参考文献343